Progettazione e realizzazione di ASIC

1) Legge di Moore :

La legge di Moore evidenzia un´evoluzione costante della integrazione di transistor nei circuiti integrati, in particolare si ha che il numero di transistor presenti in un processore raddoppia ogni 18 mesi, tale risultato è dovuto sia a miglioramenti nei processi di fabbricazione che nei software di progettazione automatica .

 

2) Costo di un sistema :

Il costo di un sistema è dato dalla   dove :

C_R           sono i costi ricorrenti come quelli relativi ai materiali occorrenti alla fabbricazione

C_NR              sono i costi non ricorrenti relativi ad esempio alla progettazione

C_F            sono i costi fissi quali quelli per la pubblicità ed i manuali

N             è il numero di pezzi prodotti e venduti

 

3) ASIC :

Application Specific Integrated Circuit è un circuito integrato volto ad assolvere in un circuito una funzione particolare che non è in genere implementata da altri circuiti integrati in commercio.Vi sono diverse tipologie di ASIC che si distinguono tra loro per complessità e costi, in particolare si ha la tecnologia Full-Custom (…lunga, complessa, costosa e ottimizzatrice) e la Semi-Custom che a sua volta si suddivide nelle categorie Cell-Based (Standard-Cell e Cell-Generators) ed Array-Based (Prediffuse o Precablate).

 

4) Progettazione Full-Custom :

Si sceglie questa progettazione quando si debbano realizzare delle celle standard da inserire in blocchi più complessi oppure per realizzare circuiti analogici. Le fasi della progettazione sono le seguenti :

a)       in base alle specifiche si sceglie una tecnologia e la corrispondente fonderia che fornisce le design rules.

b)       Mediante un software Schematic Entry si immette lo schematico specificando anche i parametri fisici dei componenti attivi.

c)       il circuito immesso viene simulato utilizzando i modelli forniti dalla fonderia .

d)       mediante un Layout Editor vengono specificate le geometrie di ogni layer del circuito integrato, nel programma è presente anche un Design Rules Checker che verifica il rispetto delle design rules.

e)       un software di Parameter Extraction fornisce lo schematico corrispondente al layout inserito, in tal modo si può verificare il funzionamento del circuito reale nel quale saranno senz´altro presenti alcuni elementi parassiti.

f)        il progetto viene salvato in un formato standard CIF o GDS2 ed inviato alla fonderia.

 

5) Design Rules :

Si tratta di suggerimenti forniti dalla fonderia al progettista full-custom al fine di massimizzare la probabilità che il circuito funzioni correttamente, in particolare le specifiche riguardano vincoli elettrici (…volti ad evitare guasti a carattere elettrico) e realizzativi (…volti ad evitare guasti geometrici).

 

6) Caratterizzazione di una cella digitale :

Una cella digitale è pienamente caratterizzata dalle seguenti grandezze :

a)       funzione logica

b)       capacità in pF sui pin di ingresso

c)       tempo di ritardo per ogni transizione in uscita, esso si compone di un tempo di ritardo intrinseco e di un tempo di ritardo dovuto alla capacità vista in uscita e si misura in ns/pF

 

7) Caratteristiche geometriche di una Standard-Cell :

Le Standard-Cell sono caratterizzate da altezza costante e larghezza variabile, all´interno di una qualsiasi cella

l´n-well e le metallizzazioni delle alimentazioni si trovano sempre alla stessa altezza in modo da poter affiancare due celle senza preoccuparsi di queste connessioni, inoltre in alto ed in basso sono presenti in metal-1 i segnali di ingresso ed uscita alla cella, tali connessioni vengono effettuate mediante delle metallizzazioni con almeno 2 metalli, in genere

metal-1 realizza delle linee verticali e metal-2 le linee orizzontali, laddove c´è bisogno di una connessione, si fa un buco nell´ossido spesso che separa i due metalli e si realizza una VIA .

8) Standard load :

E´ la capacità media di ingresso di una porta, è utilizzata per caratterizzare la capacità sui pin d´ingresso di una

Standard-Cell , ne segue che anche i tempi di ritardo sono espressi in ns/SL .

 

9) Progettazione Semi-custom Standard-Cell :

Il progetto si articola nelle seguenti fasi :

a)       in base alle specifiche di progetto si sceglie la tecnologia ossia fonderia e libreria.

b)       con lo Schematic Entry si piazzano nello schema elettrico le istanze delle celle rese disponibili dalla fonderia

c)       si effettua una simulazione digitale del circuito, essa tiene conto sia della aspetto funzionale del circuito che dei tempi di ritardo i quali possono però essere soltanto stimati in quanto una parte del tempo di ritardo dipende dalla capacità d´uscita la quale a sua volta dipende dalle capacità d´ingresso delle porte seguenti ma anche dalla lunghezza delle connessioni la quale è nota solo dopo il Placement & Routing .

d)       dallo schematico mediante un software di Placement & Routing si ottiene il layout del chip, in particolare viene prima cercata la disposizione delle celle che minimizza la lunghezza dei collegamenti in quanto in tal modo si minimizza anche la capacità parassita e quindi i tempi di ritardo e la potenza dissipata. La funzione costo da ottimizzare prescelta non è in genere la somma delle lunghezze dei collegamenti, deve infatti anche tener conto della media e della varianza della distribuzione delle lunghezze.. Una volta scelta la funzione costo e realizzata l´ottimizzazione, si procede al Routine.

È possibile anche cambiare tecnologia a progetto ultimato a patto che la fonderia fornisca i parametri di conversione, in ogni caso infatti l´utente è ignaro del layout delle Standard-Cell.

 

10) Progettazione semi-custom con Cell-Generators :

Si tratta di macrocelle che realizzano funzioni standard implementabili in modo automatico a partire da una descrizione ad alto livello, è questo il caso di circuiti quali memorie, co/decodificatori e logica combinatoria. La macrocella generata dal software deve poi essere inserita nel chip sul quale poi dovrà agire il software di Placement & Routing  .

 

11) Progettazione semi-custom Array-Based :

La progettazione Array-based si propone di ridurre i tempi di realizzazione delle ASIC ed i costi di progettazione, per ottenere questo risultato, si realizza la base di un circuito integrato generico, il quale viene poi personalizzato dal progettista, si distinguono in particolare i due seguenti approcci :

a) MPGA               è un array prediffuso contenente transistors , memorie, porte logiche , elementi generici privi delle metallizzazioni le quali vengono individuate dal progettista sulla base della applicazione, in questo modo il tempo di fabbricazione in fonderia si riduce dai 4 mesi della progettazione Standard-Cell a 2 settimane.

b) FPGA                in questo caso la array contiene sia i blocchi logici programmabili (…mediante i quali si possono realizzare anche le funzioni sequenziali) che le connessioni (…le quali possono essere realizzate mediante delle matrici di connessione) , in particolare la connessione può essere permanente (…mediante dispositivi come la antifuse che presenta una resistenza alta se non programmato e bassa se programmato) oppure programmata alla atto della inizializzazione del dispositivo leggendo dati da una memoria esterna, in quest´ultimo caso la configurazione è più costosa ma flessibile.