Contatori sincroni

1)       Classi di circuiti logici :

Classe 0 :    Logica Combinatoria

Classe 1 :    Logica Combinatoria + memoria

Classe 2 :    Stato successivo ed output dipendono dallo stato attuale, non ci sono ingressi è il caso tipico di un contatore

Classe 3 :    È una macchina di Moore in cui lo stato attuale determina l´uscita mentre lo stato successivo è determinato sia dagli ingressi che dallo stato attuale

Classe 4 :    È una macchina di Mealy in cui lo stato attuale e gli ingressi determinano lo stato successivo e l´uscita

 

2) Forma generale di un circuito di Moore :

Se 2^N  sono gli stati di cui è formato il processo, allora si avranno N Flip Flop le cui uscite vengono sia riportate ai loro ingressi attraverso una opportuna rete combinatoria che proposte in uscita anche in questo caso attraverso una rete combinatoria.che generi l´uscita richiesta in corrispondenza di ogni stato.

 

3) Metodo di progetto di un contatore sincrono :

a)       esprimere in forma binaria i numeri corrispondenti alla sequenza che si intende generare, ogni numero binario corrisponde ad uno stato in genere si assegna ad ogni stato l´uscita di un Flip Flop

b)       creare una tabella Present State – Next State

c)       scegliere una tipologia di Flip Flop e scriverne la tabella di eccitazione tenendo presente che l´FFD è quello che semplifica al massimo lo studio e che il FFJK avendo molti Don´t Care nella tabella di eccitazione è quello che consente una più efficace minimizzazione.

d)       Realizzare una mappa K per ogni ingresso dei FF scelti essa ha sugli assi la parola di stato attuale opportunamente suddivisa sui due assi ed espressa in codice Gray, ad ogni intersezione di questa tabella corrisponde uno stato attuale, si va nella tabella PS-NS e si vede quale debba essere il NS , considerando quindi una coppia di bit alla volta si entra nella tabella di eccitazione del FF scelto e si determina quale ingresso allo stesso determina quella transizione di stato, tale valore va riportato nella mappa K la quale poi deve essere minimizzata.

e)       Si realizzano le reti logiche che determinano gli ingressi ai FF a partire dalle loro uscite in modo da generare la sequenza richiesta dal sistema. Attenzione a non dimenticare di collegare un clock a tutti i FF altrimenti il sistema rimarrà sempre nello stato iniziale.

 

4) Shift Register :

È un insieme di FFD in cui l´uscita di uno è collegata all´ingresso del successivo nella catena, tutti però sono guidati dallo stesso clock, sono possibili tutte le combinazioni di ingresso parallelo o seriale e di uscita parallela o seriale.

 

5) Ripple counter :

È un contatore costituito da FFT posti in cascata ed aventi lo stesso clock, sulla uscita del primo si ha un´onda quadra con la stessa frequenza del clock, sulla uscita del 2° la frequenza è dimezzata rispetto alla precedente e così via, viene denominato Ripple Counter in quanto il fronte discendente del clock si trasferisce come un´onda su tutti i FF.

 

6) Ring Counter :

Si ottiene riportando in ingresso l´uscita della ultimo FF della catena in tal modo se si carica una sequenza in parallelo e poi si fa shiftare con un clock si ottiene che la sequenza dopo un n° di colpi di clock pari al n° dei FF si riporta in uscita immutata.

 

7) Twisted Ring Counter :

È un contatore nel quale l´uscita negata della ultimo FF della catena è riportata in ingresso al primo FF, in tal modo si ottiene che la anello è percorso due volte dalla catena sotto forma di stati 1 che si succedono progressivamente e poi di stati 0.

 

8) Maximum Lenght Counter :

È una catena di FF in cui le uscite degli ultimi due sono gli ingressi di una Xor la cui uscita viene riportata in ingresso al primo FF, tutti i FF sono alimentati dallo stesso clock, si ottiene così una sequenza di lunghezza massima.

 

9) UART :

Unyversal Asynchronous Receiver-Transmitter , è un dispositivo avente un ingresso seriale cui giungono parole costituite da 1 bit di Start che normalmente vale 0 , 8 bit di dato, 1 bit di parità (…è lo Xor degli 8 bit precedenti) e due bit di Stop normalmente ad 1 in modo che il dato successivo inizi sicuramente con una transizione 1®0 , il tutto per un totale di 11 bit. In sostanza è costituita da uno Shift Register che viene caricato in maniera seriale all´ingresso SIN , quando su questo viene rilevata una transizione 1®0 inizia il conteggio degli 11 bit da parte di un altro contatore il quale alla fine fornisce il segnale Terminal Counter, la UART  comunica al processore che c´è un dato valido in uscita ponendo alto RDY , quando il processore lo vorrà acquisire porrà alto l´ingresso RD della UART la quale mette il dato sul bus, a questo punto il processore dopo averlo letto pone RD alto e dopo un pò si ha che la UART toglie il dato dal bus e mette RDY alto.