Logica combinatoria

1) Pass Transistor :

È costituito da un NMOS il quale se il segnale di abilitazione sul gate è alto fa si che l´ingresso sul drain sia riportato sul source mentre se il segnale sul gate è basso, il canale è interdetto e pertanto il dispositivo presenta un´uscita in alta impedenza. Il difetto è che se si utilizza un NMOS la capacità di carico viene caricata molto lentamente in quanto l´NMOS è in saturazione mentre la scarica avviene in regione di triodo quindi è molto veloce, se invece si utilizza un PMOS si ha che la scarica è lenta mentre la carica è veloce, queste considerazioni sono alla base della porta CMOS la quale si propone di sfruttare le caratteristiche migliori dei due dispositivi.

 

2) Transmission Gate :

È uno schema costituito da un NMOS avente source e drain in comune con un PMOS il segnale sul Gate della NMOS arriva invertito anche sul gate del PMOS pertanto si ha che quando l´ingresso è allo stato alto conducono entrambe i MOS mentre quando l´ingresso è allo stato basso essi sono entrambe interdetti e quindi l´uscita è in alta impedenza.

 

3) Multiplexer :

Si tratta di un dispositivo che lascia passare in uscita una sola delle 2ⁿ linee di ingresso sulla base della configurazione presente su n ingressi di selezione, si può realizzare mettendo un Transmission Gate in serie ad ogni linea d´ingresso ed abilitandone soltanto uno alla volta tramite una opportuna logica di comando.

Alternativamente ogni linea viene terminata su una porta And nella quale il 2° ingresso viene da una logica di controllo ed è a 1 soltanto per una delle And , le loro uscite vengono poi fatte confluire in una porta Or.

 

4) Realizzazione di multiplexer a N ingressi mediante dei multiplexer aventi M<N ingressi :

Occorre realizzare una cascata di multiplexer in modo che l´ultimo multiplexer riceva come ingressi le uscite dei multiplexer precedenti abilitate dagli ingressi di selezione aggiuntivi che debbono essere presenti.

 

5) Decoder :

È un dispositivo che sulla base del valore dei bit presenti sugli N ingressi, porta allo stato alto solo una degli 2^N uscite.

Una volta scritta la tabella di verità si osserva che non è minimizzabile e pertanto il decoder può essere realizzato soltanto mediante una logica a due livelli.

 

6) Demultiplexer :

È un dispositivo in cui una delle 2^N linee di uscita segue l´ingresso , la linea viene selezionata sulla base del valore di N ingressi di selezione. Il circuito si realizza in maniera semplice mediante delle porte And in cui uno degli ingressi è comune e pari all´ingresso al demultiplexer mentre la altro ingresso è una delle uscite di un decoder avente come ingressi gli ingressi di selezione.

 

7) Distanza di Hamming :

È il numero di bit diversi in due stringhe di bit, una D_H = 1 indica che due sequenze sono diverse soltanto per un bit.

 

8) Logica a due livelli :

Esistono due tipi di logiche a due livelli una basata sugli 1 presenti nella funzione d´uscita ed un´altra basata sugli 0 presenti nella stessa, considerando la logica basata sugli 1 in sostanza ciò che si fa è associare una porta And ad ogni 1 gli ingressi della porta debbono essere tutti 1 soltanto nel caso della selezionata combinazione d´ingresso pertanto se abbiamo degli zeri occorre applicare un Not a tale ingresso. Si otterrà un numero di porte And pari al numero di 1 presenti nella funzione desiderata e le uscite di queste porte And debbono tutte confluire in un´unica porta Or.

 

9) Codice riflesso o codice Gray :

È un codice nel quale ogni elemento della codifica differisce dal precedente soltanto per un bit, si chiama codice riflesso in quanto si ha un asse di simmetria rispetto al quale le sequenze di bit situate alla stessa distanza dalla asse di simmetria differiscono tra di loro soltanto per il primo bit.

 

10) Min Term :

Si tratta della sequenza di bit opportunamente modificati con porte Not tale da produrre in uscita dalla porta And un 1.

 

11) Mappe di Karnaugh :

Supponendo di avere un sistema a 4 ingressi, si associa una colonna a ciascuna delle 4 combinazioni dei due bit di peso maggiore ed una riga a ciascuna delle 4 combinazioni dei due bit di peso minore., le combinazioni vengono inserite nelle righe e colonne seguendo il codice riflesso in tal modo si ha che ogni combinazione differisce dalla precedente soltanto per un bit.

La struttura deve essere considerata come un cilindro per cui l´ultima combinazione risulta essere adiacente alla prima.

 

12) Minimizzazione :

a)       si realizza la Mappa di Karnaugh della funzione d´uscita e si individuano in essa dei blocchi grandi quanto possibile per ciascuno dei quali almeno un bit deve rimanere costante

b)       per ogni blocco si individua quali sono i bit d´ingresso che rimangono invariati e li si fa confluire in una porta And dopo averli negati nel caso fossero stati dei 0 .

c)       le uscite di tutte le And realizzate col criterio del punto b) vengono fatte confluire in una porta OR

Una analoga minimizzazione può essere ottenuta ragionando sugli 0 invece che sugli 1.

 

13) Display a 7 segmenti :

È costituito da 7 diodi LED aventi in comune il catodo oppure la anodo, i diodi si illuminano allorché sono polarizzati direttamente.

 

14) Realizzazione del pilotaggio di 3 display :

Si utilizza un unico convertitore BCD / 7 SEGMENTI per tutti e tre i display, infatti sfruttando la persistenza della occhio si ha che i display vengono periodicamente abilitati tramite un decoder i cui dati di ingresso sono gli stessi che vanno sugli ingressi di selezione di un multiplexer 3 –1 avente parallelismo 4.