Méthodes de projeter le CMOS
1) description de progettuale d'un circuit
intégré :
Un circuit intégré peut être décrit dans le dominion comportemental et structural et physique, chacun de ces dominions peut alors être subdivisé aux niveaux :
) l'architetturale ou eux fonctionne
b) RTL (transfert de logique de registre)
c) Logique
d) Circuita il
2) stratégies de plan :
La portée du planificateur est de réaliser un plan qui optimise les exécutions, les dimensions, le temps nécessaire à la planification et le testabilità, à un tel but devient nécessaire pour recourir à la planification structurée qui, dans l'analogie à combien se produit pour le logiciel, s'étend pour réaliser que les plans caractérise à vous de la propriété suivante :
) à la hiérarchie
Chaque module vient ricorsivamente subdivisé dans le sottomoduli ayant la complexité inférieure et donc jusqu'à l'obtention des modules faciles d'implementabili. D'une telle manière il est d'ailleurs possible de subdiviser la planification entre de divers groupes de travail.
b) Regolarità
La hiérarchie peut donner à endroit au n° beaucoup d'élévation du sottomoduli, la complexité réduit beaucoup si ce sont presque égales, pour pouvoir réutiliser le même module plutôt que les réaliser de beaucoup de tous entre divers.
c) Modularité
On consiste en mettant en application très indique l'interface avec l'extérieur.
d) localité
l'ébauche à essayer d'accomplir tous les elaborations à l'intérieur du module et d'essayer de réduire a diminué des marques elles qu'elles doivent être interfacciati avec les autres modules.
3) options CMOS de progettuali :
Procédant par ordre d'investissements pour la planification augmentant, les options suivantes de progettuali sont eues :
) à programmabile logique
b) Mer-de-portes et rangée de porte
c) Norme de cellules
d) Plein-coutume
4) programmabili logique :
Le bout droit logique de programmabili au produit du morceau les nombreux complexes mais lui s'adapte à de diverses applications pour pouvoir en mesure certains à produire à un nombre beaucoup haut un réduisant donc les coûts, le planificateur d'ailleurs est bénéficié dans combien la planification et la réalisation se produit dans des périodes courtes beaucoup. La typologie suivante sont eues
) aux structures logiques de programmabili
L'ébauche de pal et des PLD qui en bref sont caractérisés d'un appartement et et un appartement OU que des puttinges dans la communication au moyen de des raccordements sont venu qui peuvent être réalisent à vous allant agir sur les caractéristiques d'un élément suivant de commutation avec une de technologies :
a1) Fond
Toutes les ouvertures sont réalisées, dans la phase de la programmation afin d'obtenir la fonction souhaitée viennent fait pour passer un courant beaucoup haut un dans les ouvertures qui n'intéressent pas, d'une telle manière obtiennent l'ouverture du raccordement
a2) EPROM
La porte ceux sont basées sur la porte flottante qui est un endroit en métal à l'intérieur de au-dessous de l'oxyde efficace, parce que la programmation de la porte ceux viennent Fédéral à 14V tandis que le drain à 12V, dans un tel iniettano de manière de la porte charge dans flotter et donc la tension du seuil V t au disopra est augmentée de la tension d'alimentation, et donc le MOS dans l'issue de porte reste péché d'interdetto quand il charge le présent dans flotter ne vient pas expulsé au moyen d'exposition aux faisceaux UV.
a3) EEPROM
Toujours ils sont basés sur la porte flottante cependant est dans ce cas-ci possible pour décommander les interconnexions et riprogrammar ils à l'aide du tunnel d'effet, à un tel but la porte flottante est réalisés pour être beaucoup de voisin qu'elle est à la porte ceux qui au drain.
b) interconnexions de programmabili
L'ébauche des structures basées sur le PLICE (…bas élément de circuit programmable d'impédance), un dispositif que normalement il présente une plus grande résistance de 100MW mais celui au moyen de tensions opportunes de programmer W peut être settato de manière permanente à une valeur de la résistance approximativementde 200 . Le morceau elle est constituée à partir des lignes des éléments logiques séparés des lignes des interconnexions horizontales et fixes verticaux, les interconnexions entre ces derniers viennent effectué au moyen de fondues programmées opportun au moyen de de passage les transistors. Chaque élément logique Actel comme exemple contient 3 Mux à 2 revenus et a NI à deux revenus et peut mettre en application toutes les fonctions à deux et trois revenus et à quelques fonctions à 4 revenus. À la périphérie du morceau ils sont présents puis de la garniture l'I/O qui toujours au moyen de PLICE peut être programmé comme garniture du revenu, de l'évasion ou bidirectionnel.
c) riprogrammabili de rangées de porte
La structure est beaucoup la semblable à celle programmabile mais dans ce cas-ci les interconnexions mettent en boîte le riprogrammate à un tel but autour au CLB (…bloc configurable de logique) ont les lignes horizontales et verticales des interconnexions, personnalisées au moyen de matrices de commutation, que le CLB est relié au moyen de du PIP (…point programmable d'interconnexion). C'est le PIP que les matrices sont formées à l'aide de des passer-transistors pilotés de la RAM de mémoire.
5) plan des rangées de Mer-de-Porte et de porte :
Faibles peuvent être les productions réalisées à
l'aide des Mer-de-Portes de structures ou le choix de porte, des
structures que les approvisionnements de fonderie réalisés jusque
2'au niveau du polisilicio, demeurent donc de 2 à 5 masques qu'ils
doivent être réalisés du planificateur en fonction de
l'applicativo, réalisent une partie que les temps de la planification
et de la réalisation sont beaucoup de fonds également en fonction
des procédures exigées réduites de l'essai.
La structure d'un SOG est constituée à partir des lignes dans lesquelles est le présent par ligne p de diffusion et une ligne de porte de n écarté éloigné dehors de dans le polisilicio, vers le haut de et est bas les métaux vous affecte aux alimentations. Tout autour au morceau il y a les cellules I/O qui peuvent être programmées au moyen de metalizations. Les ouvertures se produisent au-dessus du MOS ne vous emploient pas tandis que dans la porte que la rangée là sont de moi apposait les canaux horizontaux à vous.
E 'important pour se rappeler que le MOS les finissent d'une porte est des utilisations vous afin d'isoler dans les portes adjacentes reliant la porte ceux du NMOS à Vsolides solubles ou la porte ceux du PMOS à la densité doublede V .
6) plan de norme de cellules :
Les normes de cellules consistent dedans en bibliothèques qui effectuent un étalonnage au niveau logique, sont donc de diverses structures logiques mises en application d'une utilité commune, en nature alors que chaque fonction logique viennent réalisé en deux diverses cellules, un qui optimisent le secteur et un que la vitesse optimise pour répondre à toute la condition possible.
Concernant la porte la rangée beaucoup plus de masques doit être réalisée, approximativement 15, mais c'est obtenu plus de rations que je les emploie des ressources dans combien le plan coûte plus adhérent à l'application spécifique.
7) pleine coutume de plan :
C'est une planification qui optimise la fonction et la disposition de chaque MOS simple, est beaucoup complexe, comme être réduit aux circuits à MOS de 100 et exige des planificateurs beaucoup d'experts, toutefois pour quelques applications dans lesquelles ils doivent être détail déterminé optimisé, est la solution meilleure même si les coûts sont élèvent beaucoup à vous comme également temps de la planification et de la réalisation dans combien coûtent nécessaire tous les masques.
La réalisation des masques se produit suivre technique en second lieu :
) disposition symbolique sur le gril brut
En bref que le secteur du morceau vient subdivisé au moyen d'un gril avec des cellules des dimensions égales à la résolution procurable minimale, chaque cellule contient un symbole qui identifie la combinaison des couches qui doivent être présentes dans une indiquée la cellule.
b) disposition symbolique à la matrice de la porte
E 'caractérisé d'une disposition pour régler, est en particulier des traits horizontaux des diffusions N et p et des colonnes verticales du polisilicio, à chaque intersection potentiellement vous pu² à être un MOS. La norme de règles sont suivante :
1) le polisilicio seul glisse dans une direction et est d'amplitude constante
2) les diffusions glissent verticalement entre les colonnes de polisilicio
3) les metalizations peuvent glisser sont verticalement celui horizontalement
4) le MOS peut seulement exister aux colonnes de polisilicio
c) disposition symbolique au gril virtuel
On a un gril virtuel sur lequel les éléments sont arrangés du circuit, dans une telle manière qu'ils viennent ont éliminé les concevoir-règles et viennent le coordinodo défini qui est un noeud qui là-bas à la propriété géométrique possède également la propriété typique d'un noeud dans un circuit qui est tension, courant, état.
8) méthodologies de progettuali :
) synthèse qu'elles fonctionne
Elles sont employées du Silicium-compilateur comme la cathédrale qui donnent une description du plan à de niveau les travaillent arrivent jusque 2'aux masques, en particulier elles viennent ont exécuté les opérations suivantes :
a1) qu'il vient a décidé l'attribution des ressources sur la base des listes détaillées sur le secteur et le temporizzazioni
a2) ils viennent inséré de la canalisation d'enregistrements afin de respecter le temporizzazioni
a3) qu'il vient a créé le code et la logique de la commande
b) Synthèse RTL
Les programmes aiment VERILOG et VHDL qui partent de la description RTL et sont converti utilisé il dans un ensemble d'enregistrements et de logique de combinatoria. L'information qui doit être fournie au programme sont :
) écoulement b1 de commande mis en application par si-alors-d'autre ou des maisons
) iterances b2
) hiérarchie b3
) longueurs b4 des mots, des porteurs et des matrices du peu
b5) Détail sur les enregistrements et les attributions
opérations arithmétiques et logiques de b6) et de comparazione
9) instruments pour la capture du plan :
L'opération et/ou la structure d'un plan peuvent être mises en application au moyen de langues HDL, alternativement et plus classiquement le schématique peut être inséré. Analogue la disposition il peut être mis en application au moyen de d'un code ou au moyen d'un rédacteur, d'ailleurs les programmes existent ce travail sur la disposition dans le but pour diminuer le secteur et pour maximiser la vitesse.
10) instruments pour la vérification du plan :
) aux simulateurs
La plupart des célèbre est ÉPICE, basée sur la solution des équations de matriciali qui décrivent le circuit, est beaucoup précis mais ralentit un, donc il est adapté seulement à la simulation de petits circuits, parce que de grands circuits est réexécutés au Sangiovanni-Vincentelli que faisant des approximations elle réussit pour analyser le circuit avec les calculs simples pas matriciali.. Il y a alors des simulateurs qui fonctionnent seulement au niveau et aux simulateurs logiques pour niveler le commutateur qu'ils s'occupent le MOS comme les commutateurs ou les écluses ouverts, sont finalement des simulateurs mélangés qui exécutent une diverse simulation à la deuxième du type de circuit qu'ils analysent.
b) Contrôleurs du temporizzazioni
Ébauche des programmes vous vous tournez pour caractériser les distances critiques nous
c) Machines extrayantes de la disposition
Elles sont des programmes qui ont dans le revenu les masques qui décrivent une disposition et vont de nouveau au circuit qui a produit d'eux, s'ajoutant mais dispositi certain à vous que vous avez orné à vous, le circuit efficace obtenu vient donc nouvellement donc simulé et s'il s'avère à vous ils demeurent dans les listes détaillées est procédés à la production. Ce processus est ladite en arrière-annotation.