Portes logiques

TTL

1) décrivent le circuit TTL :

Un transistor du revenu T ₁ du type au multiemettitore est eu, sur l'emettitori de n est vous applique les marque du revenu tandis que sur la base l'alimentation par la résistance de R est _b1appliqué , le collecteur est relié à la base du transistor T₄ qui agit en tant que du sfasatore donc sur son emettitore a une résistance R_E4 vers la masse tandis que sur le collecteur on est la résistance eue R_C4 vers l'alimentation. Les deux les marquent dans l'opposition de phase vont à alimenter le BJT _{de 3} Tdéroulant et le bloc de tirent-vers le haut constitué à partir de T₂ (…alimenté par la résistance R_C2 ) et à partir de la valve de diode de D.

La porte dans l'issue effectue la fonction de non-et dans combien quand tous les revenus sont au travail élevé de l'étatT ₁ dans la région active inverse et donc il introduit la saturation est T₄ qui ₃T et donc l'évasion sont au bas état tandis que si également un des revenus seulement est au bas état il a que l'interdiceT ₃ et T₂ est dans la région active et donc l'évasion est haute.

 

2) comportement de la porte TTL dans le cas du revenu au bas état :

J_BE1 est donc T polarisé ₁directement peut être trouvé ou dans la région ou la saturation active, afin de vérifier son état on le suppose qu'il est dans la région active et la devise donc_C1 = b_{le B1} , constate que le courant de l'ordre est un de mais qu'il l'aurait est fourni à partir de la base de T₄ dérive une partie qui l'interdiceet donc 0 _C1@ donc T _{de 4} T₁ est dans la saturation, d'une telle manière d'interdice ₄T et par conséquent T₃ tandis que c'est T₂ que la valve de diode de D est la zone active et donc en analysant cette maille qu'elle obtient que la tension d'évasion vaut la peine 3,6V.

 

3) comportement de la porte TTL dans le cas du revenu à l'état élevé :

J_BE1 est polarisé inversement tandis que Jest _{AVANT JÉSUS CHRIST} donc T polarisé ₁trouve directement dans la région active inverse, alors que ₃T et T₄ peuvent être dans la zone ou la saturation active, qu'elle implique cela sur la base de T₄ nous il peut être une tension comportée entre 1,4V et 1,6V le bidon _B1 soit donc estimé et le multipliant pour b @ les 0.02 pour obtenir que le courant bas va finir presque complètement dans le collecteur de T₁ . Nous supposons que c'est T₄ que T₃ est dans la saturation qu'il implique pour avoir V_{un CE4} @ 0,2V et V_{un BE3} @ 0,8V avec ces valeurs que nous calculons_{le C4} et étant b déjà célèbre_{le D} et_{les B4} je peux calculer s et vérifier qu'efficacement T₄ est dans la saturation, clairement étant également T₃ dans la saturation est eue qui tendent V_{hors de} = V_CE3 = 0,2V.

 

4) comportement de la porte TTL dans le passage du niveau bas dans le revenu au niveau élevé :

Si Vsont _dedans au bas état qu'il a que T₁ est dans la saturation donc V_CE1@0,1V, du repos a V_B4 = V_dans V_CE1 donc à la croissance de Vaccroît _dedans également V_B4 et quand ceci se rattrape la valeur 0,65V (…_dans laquelle V=correspondent 0,55V) sont eues que T₄ commence à mener mais pour par l'intermédiaire de de la chute sur J_BE4 on l'a que T₃ demeurera péché d'interdetto quand V_dans= 1,35V au delà dont la tension d'évasion diminue très fastly jusqu'à attraper vers le haut de la valeur de 0,2V.

 

5) marges de bruit de la porte TTL :

en fait au delà de 0,55V dans le revenu l'évasion est graduellement eus les passages de l'état élevé au bas état alors que pour des tensions d'une plus grande évasion de 0,2V T₃ elle n'est pas plus dans la saturation.

D'ailleurs est eu.

 

6) éventent hors de la porte TTL pour le niveau élevé dans l'évasion :

_ si le évasion être haute le logique niveau le t₁ le n relier porte travailler dans inverse actif région, et donc leur cargaison transistor t₃ et t₄ être dans saturation qui impliquer un tension v_B4= 0,75V 0,75V=1,5V d'ailleurs être directpolariser j _BC1 être avoir qui le tension v_B1= 0,7V 1,5V=2,2V, pouvoir donc être calculer_{le B1} et multiplier pour b obtenir le courant absorber chaque porte c'est en effet insignifiant au lequel est approximativement 14m, le multipliant pour le nombre de portes que le courant est gagné_l'E2 pour lequel glissez dans l'emettitore du conducteur de porte et le dividendola (1 bD) obtient la valeur_{du B2} , on a l'analyse de la maille d'évasion qui quand_{le B2} augmente la tension V_hors de lui diminue donc si nous voulons nous fixer devons déterminer la valeur minimale qui V_hors du pu² à supposer et donc du maximum valeur_{du B2} et donc nous obtenons le nombre maximum des portes qui peuvent être reliées, vient 2550 mais en nature le constructeur recommande un maximum de 10 portes.

 

7) éventent hors de la porte TTL pour le niveau bas dans l'évasion :

Si l'évasion est au bas T de niveau logique₁ des portes reliées par N ils fonctionnent dans la saturation, et donc leurs transistors de cargaison ₃T et T₄ sont interdetti tandis que T₂ est trouvé dans la région active. Afin de calculer le courant a distribué de la porte cargo de ciascuna que la tension V _B1 est estimée qui est la somme de 0,2V a dû V_CE3 du conducteur de porte avec T₃ dans la saturation et 0,8V a dû V_BE1 de la porte cargo avec T₁ également il dans la saturation, pu² donc estimer_{le B1} qu'être interdettode T ₄ il coïncide avec_l'E1 qui est avec le courant distribué de la porte cargo de ciascuna, le multipliant pour le nombre des portes cargo _l'E3 obtient le courant @ _{le C3} qui glisse dans T₃ du conducteur de porte. À la croissance du T courant absorbé₃ il finit afin de sortir de la saturation qu'il se produit quand s > 0.85 imposant cette valeur par sortance est maximum obtenu de 100 portes mais le constructeur recommande de en relier en cas d'urgence jusque à à 10.

 

8) évaluation de la période de l'élever pour une porte TTL :

Lle žH quand l'évasion passe à l'état élevé a que le condensateur de cargaison doit être chargé, cela que _{le C2} se produit avec un courant qui est obtenu multipliant pour b le courant_{le B2} qu'être interdettode T ₄ (…et donc n'absorbe pas le courant) peut être estimé simplement. Le remplacement d'une équation est obtenu les différencie de ce qui démontrent qu'ils le chargent seront naturellement exponentiels avec la constante de temps .

On ale žL de H que T₃ doit fonctionner dans l'attiva de région donc que_{le C3} est constant et égal à 113mA si de lui déduit que la décharge de capacités avec un péché courant constant quand elle n'atteint pas 0,2V.

Ecl

9) décrivent la porte ECL :

Il est constitué à partir d'un amplificateur les différencie dans ce que sur la base du npn par T₂ une tension négative de la référence V _R est appliquée = -1.175V tandis que sur la base de l'autre npn T₁ a la tension de revenu, a un V sorti_OU sur le collecteur de Trelié ₁ à la masse par R_C1 et un V sorti_NI sur le collecteur de Trelié ₂ à la masse par R_C2 , tous les deux les évasions alors sont équipés du transistor ce des actes comme d'amortisseur. Le grand avantage offert du circuit est que T₁ et T₂ peuvent ne jamais être trouvés dans l'interdiction ou la région active mais dans la saturation, et vient donc sauvé le riassorbire nécessaire de temps les frais de la base quand il est voulu être sorti de la saturation.

En bref le circuit est comporté comme un dérivateur courant qui peut glisser tous dans un npn ou tous dans l'autre ou des manières intermédiaires dans l'ordre puis se rejoindre dans le R_et . On l'observe que le circuit vient Fédéral entre une tension et masse négatives afin de concourir le schermaggio et donc ramener le bruit recouvert aux tensions d'évasion.

 

10) décrivent l'évasion OU de la porte ECL :

On nous a supposons queV _dedans sont à l'état élevé et valent la peine approximativement 0V, qui T₁ est dans la région active tandis que T₂ est interdetto donc que le courant de la base du séparateur T₄ est simplement égal au courant qui croise le R_C2 , si pour le semplicità nous le considérons la nulle est eue que V0_B4 = donc la tension dans l'évasion est égal au ddp aux têtes de J_BE4 qui étant T₄ dans la région active vaut la peine 0,75V, dans le compte de possession de vérité de la chute sur le R_{le C2} est eu qui pour le revenu élevé V_OU= - 0,76V.

Si Vdiminuent _dedans jusqu'à la fabrication pour passer T₂ dans la conduction et T₁ dans l'interdiction qu'il a que la tension d'évasion est égale à la somme de V_{le B4} et de V_BE4 = 0,75V dans combien T₄ ce coûte dans la région active, du repos V_{B4 le C2} est estimé multipliant le courant=_l'E2 pour la résistance R_C2 dans combien coûte négligeable et avec opposé le signe les courants bas de T₄ et de T₂ . D'ailleurs_{et E2} peut être calculé étant Vcélèbre puisque T₂ est dans la région et donc le J actifs_BE2 = 0,75V, trouve V_OU = -1,54V.

 

 

11) décrivent l'évasion NI de la porte ECL :

On aun V _dans beaucoup de terre en contre-bas d'interdiceT ₁ et donc dans lui ne glisse pas le courant donc que V_NI est la somme de V_BE3= 0,75V dans combien T₃ coûte dans la région active et de la chute de la tension sur la résistance R_C1 , _NI est obtenuV = -0,76V qui est la même tension qui est eue sur l'évasion V_OU quand le revenu est à l'état élevé.

À la croissance de V_dans elle est eu que T₁ passe dans la région active et donc la chute doit son bidon approximativement 0,3V de têtes donc être calculée la tension de l'évasion comme la sommede V _{le BE3} plus sur la résistance R_C1 qui est facile obtenu puisque pour un transistor dans la région active le courant de collecteur est approximativement égal au courant d'emettitore, est obtenue

V_NI = -1,72V que V _dans = sont obtenuspour un -0,47V.

L'augmentation du V ulteriorly_dans elle est que T ₁entre dans la saturation et donc le V_NI les sait jusqu'à attraper vers le haut de la valeur de V _NI=- 1,45V eu pour V_dans= 0V.

 

12) détermination de l'amplitude de la région de transition :

Le les deux le npn dans la région active sont considérés, les courants d'emettitore ont l'expression et le remplacement_et =_E1 le pu² _E2 à gagner qui est juste tels que quand V_dans= _{le rif}de V sont eus qui_E1=_l'E2 . Imposer que le rapport entre les courants vaut la peine 0.05 et également 0.95 ils obtiennent deux valeurs de DV qu'ils indiquent car la région de transition est symétrique concernant la tension - V_Rif et vaut la peine 150mV.

 

13) processus de commutation dans une porte ECL :

Nous considérons cette évasion OU d'une écluse d'ECL de porte sur un condensateur C_L passe de l'état élevé au bas d'état qui correspond une tension dans l'évasion de -1,54V est eu que le condensateur est esponenzialmente chargé s'étendant à â?"5,2V mais à constante des restes â?"1,54V atteints alors.

 

14) dissipation de puissance dans une porte ECL :

Nous considérons l'évasion OU d'une porte l'ECL est quand le revenu est bas que quand est haut, la puissance distribuée du générateur soit estimée comme le produit de la tension aux têtes du générateur pour la somme du courant qui glisse dans la résistance de l'emettitore et du courant qui glisse dans l'emettitore de T₄ .

 

15) éventent hors de la porte ECL :

Le ventilateur dehors au niveau 0 ne vient pas calculé dans combien un niveau 0 dans l'évasion détermine que le transistor T₁ des portes cargo est interdetto et donc il n'absorbe pas le courant tandis que jusque le ventilateur dehors au niveau 1 le niveau minimal pour la marge d'erreur est régné au niveau 1, comme exemple D1 = 0,2V et la tension minimale dans l'évasion est correspondant déduit à l'état élevé, par elle et sachant que T₁ des portes cargo est dans la zone active qu'il calcule le courant absorbé du ciascuna d'eux. Pour le même V_l'OH le courant distribué de la porte est conducteur estimé et donc il peut calculer le nombre maximum des portes qui peuvent être reliées à la porte ECL, un tel nombre est approximativement 500 cependant que le constructeur recommande en cas d'urgence le nombre maximum de 20 portes.

MOS

16) expressions des courants dans un NMOS et un PMOS :

Région de triodo si puis ha

Région de saturazione si puis ha

Là où étant t l'épaisseur de l'oxyde sous la porte ceux, W la largeur du canal et L sa longueur.

On l'observe que pour un PMOS les équations sont les mêmes au pacte pour inverser le pedici.

 

17) effet de la température sur le transistor MOSFET :

À la croissance de la température les deux effets sont eus lieu après :

)       V_{le T qu'} il diminue du °C 2,5mV/

b)       la mobilité diminue dans combien le bonnet est sujet à de plus grandes vibrations et donc il y a beaucoup de coups des porteurs

cependant une augmentation de la température prédomine selon l'effet produit donc un diminuer du courant.

 

18) Invester au MOS :

Il les marque du revenu est appliqué sur la porte d'un MOS du type à l'enrichissement ayant comme la cargaison une résistance ou dans les circuits intégrés un autre MOS qui peut être saturé, ou également de type à vider de sorte que le canal soit formé déjà en l'absence de la tension sur la porte ceux. Si V_dans < V_T sont eu que le canal n'est pas formé du côté de la source et donc à une plus grande raison eux ne donnent pas le côté du drain et donc le MOS est interdetto, quand V_dans > V_T sont eus que V_DS > â?"V_T de V_GS @ les 0 donc NMOS écrit dans la saturation, le courant qui les glissières dans elle est qui doit être remplacée dans l'obtention de la tension de l'évasion des l'invester quand il se trouve dans la région de la saturation pour de laquelle il sort , remplaçant la valeur de V_hors précédemment de calculé lui est eu que ceci se produit pour V_dans = 3,4V. Dans la région de saturation l'expression_{du DS} est , la remplaçant dans les gains la tension de l'évasion de l'invester quand le NMOS est trouvé dans la région du triodo. Un paramètre beaucoup important est dedans jusque la croissance de l_{R que} la transition de l'évasion entre les niveaux se lève et les bas devient plus raide et donc plus rapidement.

 

19) réalisation de MOS de portes :

ET obtient le placement en cascade deux NMOS tandis que la cargaison est saturée qui est constituée à partir d'avoir le MOS la porte ceux cortocircuitato avec le drain, est eue _dans lequel une tension du revenuV < V_T est considérée comme 0 logique et ne crée pas le canal, réalise une partie qui le pu² pour ne pas glisser le courant et donc la tension d'évasion est toujours pour niveler 1 quand à une du MOS deux du revenu il est appliqué un 0.

NI ayez MOS deux en parallèle qui est avec la source et le drain en commun, sur que le MOS de la cargaison du type saturé est eu et venez a capturé la tension d'évasion qui sera à l'état élevé seulement quand à tous les deux le MOS du revenu viennent 0 appliqué et est donc interdetti et l'évasion est à l'état élevé.

20) période d'élever et période de réduction d'un MOS de porte :

La période de l'élever est tandis que la période de la réduction est

on l'observe que la période de l'élever est beaucoup la plus grande de la période de la réduction dans combien de canal du transistor de cargaison doit être le long et serré au but d'avoir une transition rapide entre les deux niveaux logiques mais dans un petit courant de si manière peut glisser dans lui seulement un qui doit charger les capacités avec les portes successives. La décharge du condensateur arrive passant de la région de l'interdiction à la région de saturation et donc à la région du triodo, dans le bout les deux régions les temps de la décharge sont différemment estimées en étant diverses_{le DS} cette glissière dans le MOS.

CMOS

21) Porte CMOS :

Il les marque du revenu est appliqué est sur la porte de l'relié ayant le PMOS la source à V_{solides solubles} que sur la porte de l'relié ayant le NMOS la source pour amasser, l'évasion à la place est pris sur le drain de tous les deux. En bref d'une telle manière les temps de la commutation concernant le MOS de porte dans combien sont réduits existent toujours une distance à la basse résistance pour la charge et la décharge avec la cargaison actuelle de capacitivo à l'évasion de la porte. Afin de réaliser la symétrie il est nécessaire que le k du PMOS il est approximativement égal au k du PMOS mais d'être mobilité des électrons approximativement la double quantité de celle-là de lacunes, est nécessaire que le l du PMOS il soit la double quantité du l du NMOS.

 

22) Invester CMOS :

Pour V_dans < V_TN il prend lui-même que T₁ est interdetto tandis que T₂ est dans la région active et donc l'évasion est au niveau élevé et vaut la peine V_{solides solubles} analogue pour V_dans > V_{solides solubles que} le â?"V_TP est eu que T₂ est interdetto, alors que T₁ est dans la région active donc V­_{hors de} = 0V.

Dans des situations intermédiaires il a lui-même qui ou tous les deux le MOS sont dans la saturation ou la région active mais doivents être égal_{au DS} , à l'uguagliando leurs expressions dans le NMOS et au PMOS en fonction de la région d'opération, obtient la valeur du V_dehors pour n'importe quelle tension du revenu. D'une étude de l'expression de la courante constate qu'elle vient presque absorbé exclusivement pendant la commutation qui donc devra être plus possible raide rendu.

 

23) Non-et CMOS De Porte :

Partie d'un invester CMOS auquel il vient l'appliqué des deux les marque du revenu, entre le NMOS et la masse place le NMOS de selon l'invester CMOS sur lequel la porte le revenu est 2° appliqué qu'il atteint également le PMOS qui est trouvé en parallèle au PMOS de 1° le CMOS.

 

24) Porte Ni CMOS :

Partie d'un invester CMOS auquel il vient l'appliqué des deux les marque du revenu, entre le PMOS et V_{solides solubles} place le PMOS de selon l'invester CMOS sur lequel la porte le revenu est 2° appliqué qu'il atteint également le NMOS qui est trouvé en parallèle au NMOS de 1° le CMOS.

 

25) dissipation de la porte CMOS :

La puissance dispersée est la somme de trois contributions, une puissance statique étant donné que dans la réalisation intégrée est les diverses valves de diode peu désirées, un court circuit de puissance qui est celui-là qui est eu quand c'est le PMOS que le NMOS est dans la saturation et une dynamique actionne qui sont la limite dominante et peuvent être réduits diminuant les capacités ou la tension de la fabrication mais de l'attention d'alimentation parce que la dernière disposition détermine une augmentation du retarder de la porte.

 

26) Verrou - Vers le haut :

Dans la réalisation intégrée de la porte CMOS les diverses valves de diode peu désirées sont présentes, elles endommagent l'endroit à un npn et à un pnp, le transistor ces deux sont jointif entre elles pour former un circuit avec avec les résistances du substrat du type n et pour dactylographier p. On l'a que si une perturbation ou une irradiation photonic augmente le courant sur l'emettitore du npn il des ingenders une réaction positive qui pour une petite tension appliquée donne à endroit à un courant élevé ce de bons ys le CMOS. En particulier la courbe qui décrit le latch-up est caractérisée d'un point de déclenchement et d'une tension de prise.

Afin de réduire fonctionner mal elle peut ou être réduite les résistances du substrat ou le gain du BJT.