Mtodos para la prueba del Cmos
1) Tipologie de la prueba:
La prueba de una viruta puede suceder al nivel de la oblea, viruta, sideburn y del sistema sin embargo antes de que venga fuera de servicio caracterizada, ms pequeo el dado es la prdida de moneies que derivan de esa interrupcin. Las pruebas se pueden dividir en dos grandes categoras, la prueba de la funcionalidad y la prueba de la fabricacin.
2) prueba de la funcionalidad:
Es una cara de la prueba para verificar que la viruta en su la totalidad pone la funcin en ejecucio'n con eficacia para se ha desarrollado cul, para realizar tal verificacin sera necesaria aplicarse a todas las combinaciones posibles de rentas pero para hacer eso en la caja de sistemas que muchos complejos podran ser necesarios de los aos, despus que es hecho yo utiliza de la jerarqua inherente al sistema para verificar los mdulos singular
3) prueba de fabricacin:
Es una cara de la prueba para verificar que cada puerta presente en viruta los trabajos como visto de antemano, se convierte en cunto tiene gusto el proceso de la fabricacin del lugar necesario de la elasticidad de la lata de la viruta a los defectos de seguir:
) circuitos cortos entre las varias capas de metal
b) conexiones interrumpidas
c) xido de la puerta en cortocircuito hacia el substrato o el pozo
Las pruebas vienen se ejecutan al nivel de la oblea y verifican tambin los niveles de los escapes y las rentas, la velocidad y la absorcin.
4) modelos de la interrupcin:
Se tienen los defectos que se pueden introducir en el curso de la produccin son circuitos cortos y circuitos abiertos, ellos vienen falta de la llamada a usted mientras que viene su modellizzazione avera llamada, entre las posibles critican:
) a Stuck-at-0
b) Stuck-at-1
c) Pegar-se abre
d) Pegar-puesto en cortocircuito
Bosquejo de todas las interrupciones que deben ser modellizzati al nivel del MOS.
Uno de los efectos tpicos de este tipo de interrupciones en los circuitos Cmos es que pueden hacer para convertirse en sequenziale al circuito del combinatorio.
5) Osservabilit, controlabilidad y cubierta:
El osservabilit de un nodo interno al circuito es el grado con el cual se tiene xito para observar del escape su estado, mientras que la controlabilidad es una medida de la capacidad al settare al nodo a 0 o a 1. La cubierta de las interrupciones es en lugar de otro una medida de la calidad de un programa de la prueba, en el hecho para un nmero de los datos de portadores que se aplica a usted se coloca abajo de ese porcentaje de los nodos internos viene cabeza, tal porcentaje es sequenzialmente obtenido que pone cada nodo interno al circuito antes a 0 y entonces a 1, y los escapes vienen comparado con los de un settato de la viruta no, si hay discrepancias tiene una avera, el porcentaje del hallazgo de la avera a usted con respecto a sos simula a usted expresa la cubierta de las interrupciones.
6) ATPG:
El bosquejo de los mtodos que generan los portadores de la prueba (automticamente…generador de patrn de prueba automtico), todos se basa en una simulacin del circuito que puede en cada nodo asumir a partir 5 a 10 varios estados al segundos del ATPG, en vista de unos un a 5 estados que son:
) a 0
b) 1
c) X ponga ' t Beloveds
d) D vale 1 para una mquina de trabajo y 0 para una mquina fuera de servicio
y) 
es negado de D por lo tanto
vale 0 para un funcionamiento de la mquina y 1 para una mquina
fuera de servicio
Para verlo como vienen le genera los portadores de la prueba que hacemos referencia el circuito
Suponemos de tener que caracterizar un S-A-0 al nodo h que por lo tanto tendr valor de D, perseguimos los dos objetos a usted intermedio:
) settare que el nodo h a la D valora por medio de un sistema de rentas primarias
siccome que deseamos caracterizar un S-A-0 los trabajos de mquina si tenemos xito para poner h a 1, a tal razonamiento de la puntera con las tablas de la verdad de las puertas lgicas miran evidentemente correctamente eso las rentas {a, b, c, d} tambin pueden ser {1.1.1.0} de Op. Sys. {1.1.0.1}
b) propagare D del nodo h a uno de los escapes primarios que son directamente observable
para poder verificar que h l est a 1 es necesario que y es el 1 despus de que todo por lo tanto portador de las rentas deba estar {1.1.1.0.1} o {1.1.0.1.1}
De manera anloga obtienen de los portadores de la renta que el S-A-1 para el mismo nodo verifica despus de lo cual los otros nodos se estiman de los portadores para todos, encontraron una vez esta totalidad la mucho grande, se procuran encontrar el mnimo con de los portadores de la renta que cubren todos los nodos.
Se observa que el estado puede ser til
en los casos en los cuales un nodo de los datos resulta inosservabile.
7) clasificacin de las interrupciones y de la simulacin:
El nodo a la prueba viene lugar a 0 antes y entonces a 1, vienen le aplican usted los portadores de la prueba del respecto a usted y el primarie de los escapes enfrentado con sos producidos del circuito en el cual no hay nodo arbitrariamente coloca a 1 o a 0.
Si hay de las discrepancias que se ha caracterizado la interrupcin y se pasa al nodo siguiente. El proceso por lo tanto exige S K= KN completa un ciclo totalmente del reloj donde est el nmero K de los nodos para poner fuera de servicio y N es el nmero medio de los portadores de la prueba, tal nmero de ciclos puede llegar a ser muy alto por lo tanto se puede volver a efectuar a un paralelo de la simulacin o a la simulacin concurrente.
8) estrategias del planeamiento orientadas a la prueba:
El plan orientado a la prueba se basa en uno de los acercamientos siguientes:
a) Prueba a-to-Hoc
El bosquejo de los tiempos de las estrategias para reducir el brote del combinatoria de la prueba, entre stos es:
a1) al partizionare los circuitos del sequenziali de dimensiones elev al ejemplo un contatore al pedacito 8 que las demandas 256 portadores de prueba se pueden subdividir en el contatori 2 4 al pedacito cada las diosas a que las demandas solamente 16 portadores de renta en orden se prueban.
a2) para agregar puntos de prueba
a3) para agregar el multiplexor que concurren precaricare de las rentas
a4) a concurrir fcilmente pasar al estado del reajuste
b) Prueba basada en el scansion
Es necesario que las 2 condiciones siguientes estn verificadas:
b1) el circuito debe ser sensible al nivel que es la
respuesta inmvil a la variacin de las rentas no depende de interno
retrasa al sistema de la orden en la cual sean las rentas han variado.
b2) que cada registro se puede convertir en uno cambiar de puesto-colocan el seriale
La base del bloque es el SRL (…cierre del registro de cambio) que puede ser observado por medio del cierre dos
D es su renta y 2T su escape, tal lata de SRL se ponen en cascada en segundo lugar el contorno
De tal manera una obtiene que cada renta es controlable y cada escape es observable.
c) De autoprueba
En la viruta vienen agregado del tener circuitos el alcance para ejecutar la prueba del circuito
c1) Prueba De la Firma
E ' una prueba basado encendido que utilizo de un generador del pseudorandomico de la secuencia
, en el fattispecie que vienen aplica los portadores de la prueba a usted y los escapes del circuito se van para agregar al contenido de un LFSR (…delinear el registro de cambio de regeneracin) que al sndrome del final contenga un nmero dicho que puede de tal manera ser comparado con el sndrome correcto que se determina si el circuito funciona correctamente o menos.
c2) BILBO
 |
El bosquejo de la unin del anlisis de la firma con las tcnicas del scansion en detalle en la base de 2 rentas se puede decidir la modalidad de funcionamiento de un grupo de registros.
