

Indice

Elenco delle figure	vi
1 Modulazioni digitali	3
1.1 Sommario	3
1.2 Modulazione	3
1.2.1 Traslazione in frequenza	4
1.2.1.1 Spazio dei segnali	6
1.2.1.2 Tipologie di modulazioni satellitari	6
1.3 Principi di demodulazione	12
1.3.1 Demodulatore	12
1.3.2 Decisore	14
1.3.3 Interferenza intersimbolica	17
1.3.4 Principi di codifica	21
1.3.5 Capacità trasmissiva	23
2 Architetture modulatori QPSK	26
2.1 Sommario	26
2.2 Realizzazioni digitali di modulatori QPSK	27
2.2.1 Modulatore DDFS	27
2.2.2 Modulatore classico	28
2.2.2.1 Modulatore classico con $f_{clk} = 4 \times f_{if}$	30
3 Implementazione SRRC polifase	33
3.1 Sommario	33
3.2 Progetto del filtro SRRC	33
3.3 Implementazione polifase SRRC	35
3.3.1 Modello Matlab	35
3.4 Modello VHDL	37
3.4.1 Polifase standard <i>gated-clock</i>	37
3.4.1.1 SRRCxN	37
3.4.1.2 Rate Adapter	39
3.4.1.3 Risultati sperimentali	40
3.4.2 ROM Polifase <i>clock-enable</i>	40

3.4.2.1	Risultati sperimentali	42
4	Implementazione Modulatore QPSK	44
4.1	Sommario	44
4.2	Modello Matlab	44
4.3	Modelli VHDL	47
4.3.1	Modulatore classico	47
4.3.2	ThinModulator	49
4.3.2.1	Risultati sperimentali	53
4.3.2.1.1	Test VHDL	53
4.3.2.1.2	Test FPGA	54
5	Conclusioni	58
A	Sintesi diretta di frequenza digitale	59
A.1	Sommario	59
A.2	DDFS	59
A.3	Pianificazione delle frequenze	61
A.3.1	Spurie dovute al DAC	61
A.3.2	Spurie dovute al troncamento della fase	62
A.4	Convertitore Fase-Frequenza	63
A.4.1	Algoritmo CORDIC	64
A.5	Descrizione modello matematico	65
A.6	Descrizione modello VHDL	66
B	Sistemi Multirate	71
B.1	Sommario	71
B.2	Downsampling e Upsampling	71
B.3	Architetture Multirate	74
B.3.1	CIC	75
B.3.2	Polifase	78
C	Logiche programmabili	81
C.1	Sommario	81
C.2	Tipologie di logiche programmabili	81
C.3	Architettura Virtex	83
C.3.1	CLB	83
C.3.2	IOB	85
C.3.3	Risorse di connessione	86
C.3.4	Circuiti di utilità	86
C.3.4.1	DLL	87
C.3.4.2	BlockRAM	87
C.3.4.3	SRL16	88

D Flusso di progettazione	89
D.1 Sommario	89
D.2 Modello Matematico	89
D.3 Modello VHDL	89
D.4 Sintesi del progetto	90
D.5 Mappatura	90
D.6 Piazzamento delle risorse	91
D.7 Connessione delle risorse	91
D.8 Simulazione back-annotata	91
D.9 Programmazione della FPGA	91
D.10 Verifica sperimentale	92
E Listati Matlab	93
E.1 NCO	93
NCO_Q.m	93
Imposta_frequenze_Q.m	94
Imposta_NCO_Q.m	94
Crea_super_accumulatore_Q.m	94
Tronca_Q.m	94
Crea_coseno_e_seno_Q.m	95
Forward_cordic_Q.m	96
Calcola_rotazioni_Cordic.m	96
Visualizza_spettro_e_SFDR_p.m	96
Calcola_SFDR.m	97
Calcola_incremento_fase_NCO.m	97
Visualizza_spettro_NCO_VHDL.m	97
E.2 Creazione vettori di test	97
CreaVettoriTest.m	98
CreaSequenzaPatternGenerator.m	100
E.3 Polifase	100
Creazione coefficienti	100
CreaCoeffsFreqSamplScaled.m	101
applica_polifase.m	102
RaisedCosineResponse.m	102
CreaROM.m	103
Test VHDL	104
PolyphasePSDVHDLvsPSDMatlab.m	105
applica_polifase.m	105
Test FPGA	105
VisualizzaPSDPolifaseVHDLFPGAOout.m	106
applica_polifase.m	106
E.4 Modulatore	106
Tabella e grafico BER	106
CreaTabellaBER.m	107

calcolaBER.m	108
Test VHDL	108
QPSKModemPSDeBERVHDLvsMatlab.m	112
applica_polifase.m	112
Test FPGA	112
QPSKModemPSDFPGAvsPSDMatlab.m	113
applica_polifase.m	114
F Listati VHDL	115
nco.vhd	116
accumulator.vhd	117
cordic_pipelined_unrolled.vhd	120
cordic_base_j.vhd	121
adder_12.vhd	121
adder_13.vhd	122
reg_12.vhd	122
reg_13.vhd	122
shifter.vhd	123
cosine_rebuild.vhd	123
delay_13.vhd	123
sine_rebuild.vhd	124
to_first_quadrant.vhd	124
troncatore_12.vhd	124
polyphase_gatedClock.vhd	125
srrc_coeffs.vhd	125
rate_adapter.vhd	126
coeffs_selector.vhd	130
counter_divider_3.vhd	130
counter_divider_4.vhd	131
fftr.vhd	131
counter_divider_6.vhd	132
selector.vhd	132
srrc_x_n.vhd	136
fir_1.vhd	138
adder_7.vhd	139
fir_multiplier.vhd	139
shift_reg.vhd	139
mux_6.vhd	140
ROM_polyphase.vhd	140
counter.vhd	141
srrc_x_n.vhd	143
demux_3x10.vhd	143
mux_3x12.vhd	143
ROMx3.vhd	148

ROMx4.vhd	153
ROMx6.vhd	161
shift_reg.vhd	162
Modulator_BlockRAM.vhd	163
adder_I_Q.vhd	164
counter.vhd	164
multiplier_I_Q.vhd	164
NCO_basic.vhd	165
srrc_x_n.vhd	166
ram.vhd	166
shift_reg.vhd	166
FIFO_RAM_ThinModulator.vhd	168
counter.vhd	168
Data_Source_Interface.vhd	169
asynch_fifo_2x15.vhd	170
ffd.vhd	170
ffd_en.vhd	170
ffs.vhd	171
ThinModulator.vhd	172
mult_C2_adder.vhd	173
mux_2x7.vhd	173
ram_12x4096_rising_registered.vhd	174
shift_reg.vhd	174
G Acronimi	175
Bibliografia	178
Indice analitico	183