Theorie von Transistor MOS

1) Typologie von Transistor MOS:

Es gibt die Transistoren nMOS und pMOS ist es von der Art Verbesserung (…für, welches es notwendig ist, eine Spannung des günstigen Zeichens auf das Gatter eine am Ziel an der Form zuzutreffen die Führung), diese Entleerung (…für, welches die Führung auch für V _GS =0 gebildet wird).

 

2) Grundregel des Betriebes nMOS:

Ein Substrat wird p-lackierte gehabt in, welchem sie Gewinne, die zwei gleiche Fallen zu Ihnen n-lackierten, einer für Quelle und der andere für den Abfluß sind, sind sie Sie von einem Raum rüber unterschiedlich zu, welchem dort das Oxid und das Gatter eine ist, denn V_DS = 0 die folgenden Situationen werden gehabt:

) Ansammlung: eine negative Spannung auf das Gatter zutreffend, werden eine betreffend sind das Substrat, die anwesenden Abstände in ihm in Richtung zum Oxid folglich betätigten innen seinen Willen werden gehabt ansammeln von den Abständen zurückgerufen und folglich hat Strom in wieviel nicht schiebt, zwei Spleißstellen pn im contropunta.

B) Svuotamento: das Anwenden einer positiven aber minderwertigen Spannung an der Spannung von Schwelle V_T wird gehabt, der die Abstände, zu kommen entferntes Geben zum Oxidende folglich eine geleerte Region der Stützen verursachen

c) Inversione: eine vorgerückte positive Spannung an V anwendend,wird _{das T} gehabt, das sie Rückrufelektronen zu Ihnen vom Substrat kommen, die folglich kommen, eine Führung festzusetzen, die in Kontaktquelle und -abfluß sich setzt.

Falls V_DS ¹ 0 es notwendig ist, um zu halten, ist Konto von V_DS, das von V_GS im Auftrag insbesondere, die Region des Betriebes des nMOS, wenn V _GS< V _T im Verbot ist in, wieviel die Führung nicht von der Seite des Abflusses, während gebildet wird für V _GD<V _Tes in der Sättigung und in der Führung ist nicht nur in den gepreßten des Abflusses herzustellen gebildet wird. In den Zwischensituationen wird die Führung gebildet und sie ist in der Region von triodo oder von Nichtsättigung.

 

3) Spannung von Schwelle V_T :

Die Spannung von Schwelle V_T liegt an der Tatsache, die notwendig ein positives Spannung leggermente ist, um die Majorität Stützen und zum Rückruf zu entfernen die Minorität eine, es ist, wo die Spannung der Schwelle für einen nicht anwesenden MOS ist, dem Unterschied des Funktion Jobs zwischen dem Gatter und Substrat, die sind, sie des Hauptteiles und der Lasten mit dem Hauptteil verbessert, während die Spannung des flachen Bandes mit den Q _fcLasten wegen der oberflächlichen Zustände ist. Alla helles delle vorhergehende gewählte Relationen ist offensichtliches, daß eine Zeit die Materialien für das Gatter eine und für das Substrat, V_t es das Fungieren auf N _zu verändert habenkönnen , Q_fc (…mittels des impiantazione von ionischem) und das C_Rind (…unterschiedliche Materialisolierungen für das Gatter verwendend eine).

 

4) vorbildliche Unterseite des nMOS:

) Verbot : _DS = 0 für V_GS < V_t

B) nicht saturazione: pro 0 < V_DS < V_GS - V_t

c) saturazione: pro 0 < V_GS - V_t < V_DS

der Gewinnfaktor sein.

 

5) betreffend Effekte von 2° der Auftrag der NMOS:

)       zum Körpereffekt

Das Substrat des nMOS normalerweise wird an V _SSangeschlossen , stellt das V_{ein SB} = 0 jedoch in einigen logischen Strukturen fest, wie diese des NANDS notwendig sein kann, um in Kaskade des nMOS zu legen und folglich für einige von ihnen notwendigerweise _SB ¹0 gehabtes V ist. Der Effekt dieser Spannung soll die Schwelle Spannung erhöhen, tatsächlich wird diesesV _SB, während eine umgekehrte Polarisation und sich folglich die freien Aufladungen neutralisiert und auf die Verlängerung della Region der Entleerung erhöht, von ihr ableitet benommen, die, um die Gatterführung zu bilden es notwendig zu mehr anwendet Al eine erhöhte Spannung ist. Insbesondere wird der Ausdruck desV _t, dem er Konto von V_{das SB} hält, mit g zwischen 0.4 und 1.2 enthalten.

B)       Betrieb sottosoglia

Für V_GS < V_t ist es im Verbot, jedoch, das_{der DS, der} auch es viel klein ist, nicht ungültig ist und es hat einen exponentialen Kurs, der für Systeme zum niedrigen Verbrauch verwendet werden kann.

c)       Modulation der Länge der Führung

In der Sättigung wird die Führung vollständig aber gebildet nicht, von ihr ermangelt kleine Verlängerung von der Seite des Abflusses ein, stellt die eine Verminderung von L fest und infolgedessen ist eine Zunahme vom Verhältnis W/L, das von b , folglich von einem Ausdruck_{des DS} , den sie hält, Konto dieses Effektes mit L zwischen 0.02V ^-1 und0.005V ^-1 enthaltenwird .

d)       Veränderung von Mobilität

Mobilität vermindert mit dem drogaggio und mit der Zunahme der Temperatur, außerdem ist Mobilität der Elektronen betreffend Mobilität von Abständen doppelt.

und)       Effekt-Tunnel

Im Fall, daß das Oxid des Gatters viel ist, bis Sie sein können, ist Durchgang des Stromes vom Gatter eine in Richtung zur Quelle, die in Richtung zum Abfluß für Effekt der Tunnel an zweiter Stelle die Gleichung .

f)        Punchthrough

Wenn die Spannung, die am Abfluß angewendet wird, viel erhöht, kann es gehabt werden, daß die leerende Region bis auf die Quelle verlängert, und kann einen Strom von der Spannung des Gatters folglich unabhängig schieben.

g)       warme Elektronen

Wenn die Länge Del gate viel klein ist und der Transistor in der Sättigung läßt ein erhöhtes elektrisches Dal seitlichen del Abfluß auffangen ist, gibt dieser zum Platz zu den Elektronen viele warme Elektronen der energischen Sayings, der zum impattare mit Geschenkabstände nel Abfluß geht und sie drücken zu ihnen in Richtung zum Substrat oder in einigen Fällen in Richtung zum Gatter eine folglich, die Platz zu den delle Strömen geben.

 

6) Modell des nMOS für kleine Markierungen sie:

In diesem Modell sind die Fähigkeiten zwischen den verschiedenen Clips alle anwesend, wird eine Entweichenleitfähigkeit erhalten, angenommen, daß der MOS in der Nichtsättigung Region arbeitet und folglich, ableitend betreffendV _DS, er erreicht wird

Während für transconduttanza g_m es notwendig ist, I _DSbetreffend ist V _GSabzuleiten .

 

 

7) Diode Ventil:

Es ist eine Spleißstelle pn, für die der Ausdruck des Stromes folglich im Fall umgekehrter Polarisation hat nur das Gegenteil schwache, Person _s laufen zu lassen wegen der Minoritätstützen ist, während im Fall direkter Polarisation ein exponentialer Kurs des Stromes in Abhängigkeit von Spannung V selbst auf i Köpfe des Diode Ventils zugetroffen hat.

8) BJT:

Es ist ein Sandwich npn oder ein pnp, für die das folgende Modell gehabt wird:

) Interdizione: beide Spleißstellen werden umgekehrt polarisiert, von ihm leitet es ab, daß es Strom nicht zwischen emettitore und Kollektor schiebt.

B) Attiva: der Spleißstelle Unterseite-emettitore wird direkt folglich seine Köpfe ist gehabtes ungefähr 0,7V polarisiert, während der Spleißstelle Unterseite-Kollektor umgekehrt polarisiert wird, in diesem Fall_C = b_{das B} .

c) Saturazione: beide Spleißstellen werden direkt polarisiert, wird es gehabt, daß zu den Köpfen der Spleißstelle Unterseite-emettitore es ungefähr 0,7V gibt, während zwischen Kollektor und emettitore es 0,2V gibt.

Ein Modell, das sehr den Betrieb des BJT darstellt, ist das Modell von folgendem Ebers-Moll:

Für, welches es schnell dem Ausdruck erreicht wird, wo V_zu ihm die Spannung von frühem wegen der Verkleinerung der Länge der Unterseite ist und ungefähr 50V wertIST.

 

 

 

 

9) Inverter nMOS mit gesättigter Ladung nMOS zum Leeren:

Ein nMOS ist gehabtes Haben als lud eine nMOS Entleerung, die es gebildet, um Sättigung im cortocircuitando das Gatter ständig einfach zu bearbeiten eine mit dem folgenden Entweichen entsprechend umreiß kommt:

für berühmtes es, das , um die Spannung des Einkommens festzustellen, für die die Umwandlung von Höhe zu Unterseite gehabt wird, notwendig ist, um den MOS in der Sättigung und uguagliare anzunehmen die Ströme, wo erreicht wird . Offenbar, seiend für pull-down für Haben der laufenden Grundregel, ist es notwendig, V _tpdzu verringern, aber ihm kann nicht verringert werden zu viel kann nicht gehabtes V _aus Untergebenemzu ihm anders sein und den MOS, in der Art auszulöschen wählt das V_tpd = _DD0.2V , die für analog ist, ziehenSie wird gehabt folglich ist notwendig, um V _tpufür Haben der laufenden Grundregel zu erhöhen, aber das deutet an, um das Verhältnis zur konsequenten Zunahme des besetzten Bereichs zu erhöhen folglich, der die Gleichheit der Ströme zwischen auferlegt, ziehen-oben und pull-down V _tpuwird = _DD 0.8Vaber in der Art wird verringert auf uns zu _DD 0.6Verreicht, dem sie andeutet, daß, wenn _{INV DD} Vgewünscht wird =,0.5V notwendig ist, um zu haben .

während man die Eigenschaft ist dieses eines Inverters betrachtet, daß es die maximale Exkursion durchführt und daß Steigung ein viel, hat besser zu erhöhen oder im Auftrag, um einen Gewinn zu sagen, der unten in der Korrespondenz des hohen Durchganges erhöht wird.

 

 

 

 

 

 

 

 

 

10) Inverter Pseudo-pseudo-nMOS:

Entwurf eines Inverters, in dem ihn ziehenSie, wird von einem pMOS festgesetzt, daß er wie ein nMOS benommen wird

11) Inverter Cmos:

Es ist ein Inverter mit optimalen Leistungen in, wieviel der kompletten Exkursion von V _dasDD garantiert und eins des MOS zwei nicht Energie in den beständigen Zuständen zerstreut in, wieviel immer interdetto folglich nicht ist nie ein LOGON ist, der zwischen V _DDund V _SSverwiesen wird . Die Analyse wird die Studie in 5 Regionen des Betriebes unterteilend durchgeführt, die das Betrachten feststellen, daß der MOS im Verbot, in der linearen Region oder in der Sättigung gefunden werden kann. Wir betrachten ein V im Halbmond von V_SS zu V_DD :

0 < V_in < V_tn : der nMOS ist interdetto folglich der Strom, der Kreuze es ungültig ist, wie rein folglich das Strommuß daß Kreuze der pMOS ungültig ist, dem anstatt es in aktiver Region folglich V _DS= 0 und V _AUS= V _DDist .

V_tn < V_in < V_DD/2: der nMOS kommt in Sättigung, während der pMOS es in der linearen Region ist, uguagliando die zwei Ausdrücke_{des DS} previa Ersatzes von V_GSp = V_in â?"V_DD e V_DSp = V_aus â" V_DD erhält den Ausdruck von V_heraus herein.

V_in = V_DD/2: beider MOS sind in der Sättigung, Entwurf von einem ist instabiles gültiges nur für diesen Wert der Einkommenspannung, der Wert der Entweichenspannung sind nicht festgestelltes univocamente.

V_DD/2 < V_in < V_DD V_TP : der nMOS ist in der linearen Region, während der pMOS es in der Sättigung ist, uguagliando, das die zwei Ströme den Ausdruck des V _herauserhält .

V_in > V_DD - V_TP : der nMOS ist in der linearen Region, während der pMOS es interdetto ist, ci² feststellt daß V_aus = V_SS

Es ist vom Beobachten, daß wir V willkürlich _inv =V _DD /2, währendsein Ausdruck die Sättigung für beide auferlegend der MOS gewonnen wird, haben gesetzt haben von, welchen das zum Wachsen des Verhältnisses von i b das V _invzeigen, das es vermindert, während das ripidità der Kurve unverändert bleibt, gleichwohl wird gewählt, riet, um das b Gleichgestellte , in solch einen eine Weise tatsächlich Lasten zu haben und die Entladung der Ladungfähigkeit ist vorübergehend Äquivalente.

 

12) Seitenränder der Geräusche:

Wir halten Inverter für einen CMOS, die einen zweiten Inverter CMOS steuern, die Entweichen des 1°, das zu V _OLvorgerückt wird, kommen halten niedrige Niveaus für Sie, während die eine zu V _OH-kommen betrachtete hohe Niveaus vorrückten. Für den Inverter 2° anstatt, hält die minderwertigen Einkommen zu V, das sie kommen, niedrige Niveaus für Sie, während die eine zu V _IHkommen halten hohe Niveaus für Sie, um vom Haben einer indeterminata Zone natürlich zu vermeiden zusammenkommen dieses V _IH= V, Werte vorrückten, die sein können feststellt Sie von der Kennlinie, die das Haben der Punktsteigung â?"1 kennzeichnet (…als dann dem Gewinn entspricht Sein die Kurve, die V entsprechend_aus V _innenausdrückt). Sie kommen definierten die Geräuschseitenränder, die sagen, wieviel zu uns erhöht werden kann den Geräuschen, um nicht ein Niveau zu erkennen, wie anderes, e haben

 

13) Inverter BiCMOS:

Es ist ein Inverter besonders angepaßtes laddove muß gesteuerte große Ladungen zur großen Geschwindigkeit sein, solche Leistungen kann mit einem herausgenommenen BJT tatsächlich nur erreicht werden, die umreiß ist folgend:

für V_in = 0 P wird₁ auf dem folglich es gehabt, nachdem alles in Übertragung NPNsendet, welches, _{das 1} , währendNPN ₂ interdetto von N₃ ist, Tür zu V _DD "V _ISTentgehen . Für Vin = wird 1 N₁ an gehabt und folglich istNPN ₁ interdetto, während N_{2 2} in Übertragung NPNund folglich in die Entweichentür zum Wert V _CEsatsendet, der zu ungefähr 0,2V ist, folglich ist die Exkursion dieses Inverters nicht maximal und verursacht Probleme im Fall von vielen Inverter in der Kaskade.

 

 

14) Getriebe-Gatter:

E, ', das eine Vorrichtung viel verwendete, um Mehrfachkoppler zu verwirklichen und Tristate herausnahm, kommt die Studie seines Betriebes separat durchgeführt für den nMOS und für den pMOS, angenommen, daß es eine Fähigkeit gibt, die an das Entweichen angeschlossen wird, wird sie gehabt:

_Aus wenn S=0 der nMOS unabhängig vom Wert des blockiert wird Einkommens, während für S=1, wennV_in = der 1 Kondensator es geladen wird und seiendV _GD = 0 ist es in der Sättigung, aber _DDLASTEN nicht an kommt, biszu V _DD wieviel der nMOS in Verbot fürV = V-V _tQuando Vim Durchlauf bis 0 überschreitet, im Kondensator geleert sein muß, die Quelle, die vom nMOS negativer ist ist der Clip und folglich dieser von Einkommen folglich V_GS ist zuerst V _DD> V _tgleich, folglich, welches die Führung von der Seite der Quelle gebildet wird und sie sie auch von der Seite des Abflusses in wieviel V _GD >V _t hat, es ist, ist folglich in der Region von triodo und in der Kondensatorentladung vollständig in, wieviel vom Ausdruck_{des DS} gehabt wird, den er selbst nur wenn V _DS= 0 annulliert. Von den vorhergehenden wird es, daß der nMOS er ideal ist, um übereinzustimmen der Durchgang der niedrigen Niveaus, aber unzulänglich für die hohen Niveaus abgeleitet.

Wenn - S=1 der pMOS wird unabhängig vom Wert des Einkommens während für â?"S=0 blockiert, wenn V_in= der 1 Kondensator geladen werden, in diesem Fall V_SG > V_T und folglich der pMOS ist es immer in der Übertragung und in den Kondensatorlasten bis zu V_DD . Wenn V_in = 0 der Kondensator geleert werden muß, aber wenn es Wert V _terreicht , interdice folglich wird es einigen erzielt, daß der pMOS es gut in der Übertragung der hohen Niveaus und schlecht in der Übertragung der niedrigen Niveaus benommen wird.

Nach dem ganzem Getriebegatter, wenn S=0 ein Entweichen in der hohen Steifheit hat, die dem Kondensator seinen Wert von ihm läßt, lädt, während, wenn S=1 die hohen Niveaus kommen, er Ihnen im Entweichen vom pMOS überschreitet, während die niedrigen Niveaus Durchlauf zu Ihnen vom nMOS kommen.